Strombelastbarkeit auf Leiterplatten

1 Einführung

Nicht erst seit dem Beginn des Zeitalters der Elektromobilität steht die Frage der Strombelastbarkeit (auch Stromtragfähigkeit, engl. current load capacity) von Leitern im allgemeinen und von Leiterbahnen auf Leiterplatten im Besonderen im Fokus von Elektronik-Entwicklern und Konstrukteuren. Eine unzulängliche Auslegung der Stromtragfähigkeit führt zur Überhitzung von Leiterbahnen, was sich in einer Verfärbung und anschließender Verkohlung des Basismaterials bis hin zum Abheben der Leiter und Durchbrennen der Strom führenden Leiter äußert.

Ziel dieses Textes ist es, die Einflussfaktoren der Strombelastbarkeit von Leiterplatten zu benennen und Hinweise für die praktische Umsetzung zu geben.

2 Grundlagen

Jeder Stromfluss A innerhalb eines beliebigen Leiters erzeugt aufgrund seines elektrischen Widerstands R eine Verlustleistung von

P = I² x R .

Der Widerstand eines Leiters auf Leiterplatten errechnet sich dabei aus dem temperaturabhangigen spezifischen Widerstand von Kupfer rhoCu = 1,678 x10-2 ( mm²/m x (1 + 3,9 x10-3 (T-20°C)), dem Leitungsquerschnitt A und der Leitungslänge l:

R = rhoCu x l / A

Für übliche Folienstärken von Kupfer lässt sich der Widerstand einer 1 Meter langen Leitung im Widerstands-Diagramm ablesen.

Die aufgrund der Verlustleistung entstehenden Wärme verteilt sich auf der Leiterplatte und ggf. auf Bauteilen, Steckern, Gehäusen, etc. und wird dabei gleichzeitig an die Umgebungsluft per Konvektion abgegeben sowie per Wärmestrahlung in die Umgebung abgestrahlt.

Das Gleichgewicht aus Wärmeerzeugung in und Wärmeabgabe aus der Leiterbahn definiert die Temperatur des Leiters. Diese sollte auf die maximal zulässige Dauerbetriebstemperatur des umgebenden Basismaterials begrenzt werden. Da die Wärmeverteilung innerhalb der Baugruppe und Wärmeabgabe an die Umgebung sehr stark von Aufbau und Layout der Leiterplatte abhängen, ist eine einfache Berechnung der Strombelastbarkeit von Leiterbahnen auf Leiterplatten nicht möglich. Dennoch gab es bereits Mitte des letzten Jahrhunderts Versuche, die Strombelastbarkeit mit einfachen, allgemeingültigen Formeln und Grafen zu beschreiben, was allerdings bis heute nicht gelungen ist und kaum gelingen kann, da Leiterplatten und Baugruppen zu individuell und vielfältig designt und aufgebaut sind.

3 Normen und Näherungsformeln

Der bekannteste und gleichzeitig älteste Versuch einer Normierung der Strombelastbarkeit hat seine Ursprünge im Jahre 1956, der im MIL-STD-275 fixiert und später in die IPC 2221 übernommen wurde. Teile davon dienen in der aktuellen Richtlinie IPC-2152 bzw. FED-2152 als Grundlage fur Abschätzungen der Strombelastbarkeit. Strombelastbarkeitsdiagramme der IPC 2221 lassen sich wie folgt anwenden: Das unteren Diagramm dient der Bestimmung des Leitungsquerschnitts aus der Leiterbahnbreite und der Kupferfolienstärke. Die Einheiten in dem Diagramm sind:

INCH = Zoll = Breite des Daumens von Heinrich I. von England anno 1101: 25,4 mm
OZ/ft² = Ounce/feet² = Unzen pro Quadratfuß. 1oz/ft² entspricht 35 µm Kupfer
SQ MILS = Quadradtmillizoll

Mit der erhaltenen Leitungsbreite zielt man senkrecht nach oben in das obere Diagramm. Am Schnittpunkt mit der gewünschten Temperaturkurve lässt sich eine Stromstärke ablesen. Neben dem Diagramm fur Außenlagen existiert in der Norm ein weiteres Diagramm fur Innenlagen. Wenn man jene Stromstärken prüft, stellt man fest, dass man fur Innenlagen genau die halbe Stromstärke erhält. Dies widerspricht jedoch den theoretischen Uberlegungen und heutigen praktischen Beobachtungen. Multilayer waren 1956 jedoch noch so gut wie unbekannt. Innenliegende Leiter sollten sogar etwas mehr Strom tragen können, da sie komplett eingebettet sind und so die Wärme zunächst zu allen Seiten abgegeben werden kann. Dieser Effekt ist jedoch marginal.

Die Grafen lassen sich auch als Formel darstellen, wobei I der Strom, A die Querschnittsfläche und dT die Temperaturerhöhung ist:

IIPC [A] = 9,6 x A[mm²]0,68 x dT [K]0,43

Im Jahre 1968 wurde in den Design News (DN) weitere Strombelastbarkeitswerte empfohlen, die ca. 40% unterhalb der IPC-Werte liegen. Die zugehorige Formel lautet:

IDN [A] = 6,4 x A[mm²]0,69 x dT [K]0,45

Die Unterschiede beider Formeln erklären sich aus verschiedenen Leiterplattentypen. Während die IPC von einer Leiterplatte rückseitig vollflächiger Kupferlage ausgeht, ist die Grundlage der Design-News-Formel eine Leiterplatte ohne rückseitiger Kupferfläche.

Bereits hieran ist zu erkennen, dass Leiterplattenaufbau einen wesentlichen Einfluss auf die Kühlung des heißen Leiters und damit auf die Strombelastbarkeit hat. So haben einseitige flexible Leiterplatten eine noch schlechtere Stromtragfähigkeit, während Leiter direkt über Kupferflächen oder auf Heatinks sehr viel mehr Strom befördern können:

Leiterplatten Aufbau

Ein weiterer Punkt ist bei der Auslegung des Leiterbildes zu berücksischtigen: Beide Diagramme und Formeln gelten nur für 35 µm (1OZ/ft²) Basiskupfer. Höhere Kupferstärken werden dagegen zu positiv bewertet. Bei 210 µm beträgt der Fehler ca. 20%, bei 400 µm Kupfer bereits ca. 40%. Ursache ist die Tatsache, dass breite Leiter besser gekühlt werden als schmale Leiter gleichen Querschnitts.

Wenn man das Layout der beiden Normen (ein gerader Leiter) mit realen Baugruppen vergleicht, fallen weitere Unterschiede auf, die sich direkt auf die Strombelastbarkeit auswirken: Durchkontaktierungen, Leiterbündel, Leiter-Verbreiterungen, Stecker, Bauteile mit Verlustleistung, Kühlkörper, Lüfter und vieles mehr. Die Berücksichtigung aller relevanten Punkte in einer Formel scheitert daran, dass die geometrisch komplexen Randbedinungen nicht in einfache Parameter für die Formeln heruntergebrochen werden können.

4 Berechnung der Stromtragfähigkeit aus dem Leiterplatten-Layout

Eine inzwischen etablierte Methode der schnellen und genauen Abschätzung der Stromtragfähigkeit auf Leiterplatten bietet die Thermosimulation. Je nach Aufgabenstellung stehen dafür schnelle, preiswerte und einfach zu bedienende Tools (z. B. TRM-Software von www.adam-research.de) oder umfangreiche, komplexe Systeme (z. B. www.alpha-numerics.de) zur Verfügung.

ANDUS bietet die Berechnung mit der TRM-Software an. Drei Beispiele sollen die Leistungsfähigkeit beweisen. Die Eingabezeit bei vorhandenen Layoutdaten beträgt nur wenige Minuten, die Berechnung ist ebenfalls in wenigen Minuten abgeschlossen.

Beispiel 1: Strombelastbarkeit von Vias (Durchkontaktierungen)

Leiterplattengröße: 80x50 mm
Viadurchmesser: 1 mm
TU: 20°C
Tmax: 85°C
Strombelastbarkeit Vias
Ergebnis: Beim Vergleich von extremen Layouts können sich zulässige Stromstärken in Vias um mehr als einer Größenordnung unterscheiden. Die erzeugte und verteilte Verlustleistung in den Vias unterscheidet sich sogar um Faktor 500.

Beispiel 2: Ungleichmäßiges Leiterbild

Leiterplatte 100x160 mm
Kupferstärken: 70 µm (Lage 1) und 35 µm (Lage 2, vollflächig)
Leiterbreiten: 5,4 mm + Extraflächen
Stromstärke: 20 A
Umgebungstemperatur: 20 °C

Ergebnis:
Strombelastbarkeit Leiterbild
Längere Leiter erwärmen sich mittig tendenziell wie in den IPC-Nomogrammen vorhergesagt (Tmax I). Zusätzliche Kupferflächen an den Leiterbahnen führen dagegen nicht nur zu geringeren Stromdichten, so dass es dort zu einer geringeren Erwärmung kommt. Diese Flächen dienen zusätzlich als Kühlflächen für angrenzende Leiter, so dass sich kürzere Leiterbereiche zwischen den breiten Bereichen weniger stark erwärmen (Tmax II). Dieser Effekt ist umso stärker, je höher die Kupferstärke ist.

Beispiel 3: MOSFETs auf zwei Kupferschienen

Hochstromleiter: 1,5 mm Kupferinlay zwischen den Außenlagen
Isolation zu Außenlagen: 0,1 mm
Gesamtstärke: 1,8 mm
Stromstärke: 240 A insgesamt zwischen Kupferschienen
Leistungsabgabe: 15 W je Leistungsbauteil
Durchkontaktierungen: 70 gefüllte Microvias je Drain-Pad, 3 je Source-Pin.
Kühlung: über ein 23°C kaltes Heatsink auf der Rückseite, Isolation 0,3 mm.

Ergebnis:
Strombelastbarkeit Mosfet
Die Erwärmung der Leiterplatte erfolgt zu einem Großteil über die Verlustleitung der MOSFETs. Die Ströme tragen nur wenig zur Erwärmung bei. Dies ist deutlich daran zu erkennen, dass das untere Kupferteil kühler ist. Dieser Effekt kann noch quantifiziert werden, indem die Leiterplatte entweder nur mit Strom oder nur mit Verlustleistung der Bauteile belastet wird. Eine geringere Maximaltemperatur könnte demnach dadurch einfach erreicht werden, dass die Stromschine des Drain-Potentials auf Kosten der anderen Schiene noch breiter gestaltet wird.

Ferner ist in Detailaufnahmen ausffällig, dass der Temperaturunterschied an den Microvias zwischen Top-Lage und den Kupferschienen 20 °C beträgt. Hier sind weitere Ansatzpunkte für Verbesserungen: Erhöhung der Zahl der Microvias oder Einsatz der X-Cool-Technik, bei der SMD-Flächen der Inlays bis auf TOP reichen.

Neben der Temperatuverteilung lassen sich Potentialverteilungen und Stromdichteverteilungen darstellen.

Potentialverteilung:
Potentialverteilung Mosfet